公众号记得加星标⭐️，第一时间看推送不会错过。
几十年来，电子器件通常采用两级路由结构来管理集成电路中产生的或终止的信号。近年来，路由层数增加到了五级。虽然这大大提高了电子设备的结构灵活性，但也带来了更大的复杂性，并增加了完成项目所需的决策数量。
这种转变是渐进式的，而非革命性的。开发者们一步一步地寻找解决方案，克服遇到的障碍，逐步推进。就像温水煮青蛙的故事一样，我们会逐渐适应每一次变化，以至于只有当我们回顾过去，对比现在和过去，才能真正意识到累积变化的巨大影响。
起点
就本文而言，布线“结构”或“平台”被定义为互连的所在位置。历史上，这两种平台分别是集成电路 (IC) 本身的金属布线和印刷电路板 (PCB) 上的金属布线。它们都提供多层布线，以最大限度地提高连接性，同时兼顾增加布线层的成本。这里必须谨慎使用“层”和“级”这两个术语，因为 IC 和 PCB 是两个级别的互连，每个级别都可以包含多个布线层。
直到最近，芯片和PCB这两个层级之间的差异还足够大，可以分别讨论。芯片设计人员负责构建芯片内部的布线，而PCB设计人员则负责构建连接集成电路与其他电路板组件的布线。
在这些层级以及所有其他层级上，线间距和层数之间都存在权衡。增加层数会增加成本，但可以减轻特定层级的布线压力。“虽然增加层数可以降低布线密度，但也会增加图形化的复杂性，并提高对横向蚀刻效应的敏感性，”Brewer Science公司光刻材料产品经理Daniel Soden表示，“更大的线间距和更宽容的结构设计有助于平衡这些权衡。”
两种方案太少
三项发展挑战了这种简单的方案：
性能的提升使得信号传输的线路比以往任何时候都更加重要。过长的线路会降低性能，而传统的互连方案提供了两种互连尺度——芯片尺度（线路尺寸以纳米为单位）和PCB尺度（尺寸以微米和毫米为单位）。这些差异可达六个数量级。实际上，不存在介于两者之间的任何中间状态。
第二个发展趋势是芯片功率的提升。当功率达到千瓦级时，产生的热量更难散发。在旧式封装中，主要的散热路径是通过引线框架传递到PCB上的金属线路。更具挑战性的情况是在芯片封装顶部加装散热器。但事实证明，这种方法越来越不足以应对散热需求。
第三个发展趋势源于芯片集成度不断提高，这意味着每个芯片可以集成更多电路，而在较早的简单封装中，每个PCB上可以集成更多芯片。这加剧了功率问题，使得功率密度（即单位面积或体积的功率）的增长速度可能超过功率本身的增长速度。高功率密度会加剧散热挑战，因为更多的热量必须从更小的体积中散发出去。
封装的助力
随着芯片尺寸的增大，所需的I/O数量也随之增加，而引线框架已被证明不足以满足散热需求。相反，倒装芯片封装将芯片翻转过来，采用凸点而非引线框架，并且至关重要的是，它将芯片连接到封装基板而非引线框架上。
基板本质上是一种由有机材料制成的小型PCB，其尺寸比PCB上的精度更高。最简单的基板只有一层，但也可以有多层，这使其成为一种全新的互连方式。
基板现在已成为封装设计的一部分。传统上，封装设计和芯片设计是分开的，彼此之间传递关键信息。
基板上的线路可以比PCB上的线路更密集。这有利有弊。更短的线路可以提高信号质量，但更窄、更密集的线路则不然。散热设计与引线框架版本类似，但基板上提供了更多的I/O接口，可以将热量通过基板传递到PCB上。必要时，仍然可以选择使用散热片（或更先进的冷却方式）。
只要面积和线间距允许，就可以在基板上安装多个芯片。
堆叠式封装
另一种显而易见的提高封装效率的方法是将多个芯片以3D方式堆叠起来。实现这种堆叠的互连方式是硅通孔（TSV），它允许信号在芯片之间垂直传输。与其他互连方式相比，TSV的灵活性较低，因为每个TSV只能传输一个信号。
虽然存在多个TSV，但它们并非可供特定路由算法利用的路由资源。TSV的位置可以灵活调整，但它们承载的信号是固定的。也就是说，选择哪些信号位于不同的TSV上，是将大问题分解成小问题的整体划分过程的一部分。对于某些芯片，例如HBM，这些信号可能显而易见。但在大多数情况下，情况并非如此。
芯片堆叠极大地增加了散热难度，因为位于堆叠中间的芯片缺乏散热路径。在封装内仅包含单个芯片的情况下，热量可以通过芯片的六个面中的任何一个散发出去，尤其是顶部和底部。然而，在这样的堆叠结构中，上下芯片会产生自身的热量——即使相邻芯片试图将热量向上或向下散发，这些热量仍然会传递到相邻芯片。
如何有效地散热一直是此类堆叠结构的一大挑战。堆叠结构周围的材料可能会发生变化，以便更多地从侧面散发热量，而不是仅仅依赖顶部和底部。
堆叠结构的高度和强度取决于键合技术。目前，传统的微凸点互连技术占据主导地位，但混合键合技术正在取得长足进步。“混合键合是一种性能更高的解决方案——但成本也更高，”日月光集团工程与技术推广总监 Vikas Gupta 指出。
中介层构成了第五层
几乎与芯片堆叠技术同时发展的是2.5D集成技术，该技术利用中介层作为中间“PCB”，其线间距比PCB或基板上的线间距小得多。多个芯片或芯片组可以安装在中介层上，米兰app官网而不是PCB上。主要区别在于，只有封装好的单元才会安装在PCB上，而裸芯片则安装在中介层或基板上。中介层上的线间距可以比基板上的线间距更小。
中介层可以是像PCB一样的有机材料，也可以是硅材料。后者可以实现更精细的尺寸，而前者成本更低。它们可以有多个布线层，目前大约有四层，但预计会增加到八到九层。如果没有中介层，单个芯片或堆叠会将所有I/O信号从封装发送到PCB。有了中介层，许多信号将不再经过中介层。
仅通过中介层传输信号有两种方法。显而易见的好处是，原本可能位于同一块PCB上的芯片现在可以位于封装内部，而且它们之间的连接完全隐藏起来。
不太明显的好处是，原本的单片芯片可以分割成多个小芯片。“你正在拆解一个非常大的SoC，并试图将其分割成更小的芯片和小芯片，”Synopsys公司SoC工程高级总监Shawn Nikoukary说道，“这样做是为了提高功耗、性能和面积（PPA）。”
原本可能保留在单片芯片上的内部信号现在可以从一个小芯片输出到另一个小芯片。中介层上的线间距比芯片本身的线间距要窄一些，但硅中介层仍然可以提供窄线和窄间距——尽管它们的电阻可能很高。
随着中介层厚度的增加，机械翘曲问题成为一大挑战，而机械翘曲是由多层材料热膨胀系数不同的问题引起的。“金属层厚度约为 1.5 至 2.0 微米，”联电先进封装总监 Pax Wang 解释道，“硅衬底上的介质层总厚度约为 15 至 20 微米。传统的硅工艺会显著增加晶圆翘曲。”
成本也是一个挑战，硅中介层（线间距最小）的成本高于有机中介层。如果衬底设计规则允许，放弃中介层而直接使用衬底或许有所帮助。“用衬底代替中介层将是一种更具成本效益的解决方案，”Wang 表示，“衬底的线间距约为 25 至 50 微米。相比之下，有机中介层的线间距约为 2 至 5 微米，这使得中介层架构对于高性能计算应用仍然具有很高的实用价值。”
孤岛瓦解
五层互连系统的设计和验证过程比几十年前复杂得多，过去芯片和封装设计师各自独立工作。虽然PCB设计仍然是独立的，但五层互连中有四层位于封装内部，因此整个封装的内容必须一起设计和验证。
即使是像封装是否需要盖子这样看似微不足道的问题也必须进行评估，尤其是在规划散热方案时。“有些客户希望封装带有盖子，”Amkor负责芯片/FCBGA集成的副总裁Mike Kelly表示，“这对于提高机械强度非常有利，尤其是在测试和组装车间搬运方面。但其他客户已经不得不放弃盖子，直接将散热方案放在芯片背面。”
在架构设计的早期阶段，这些互连层级提供了最大的灵活性。如果设计过程涉及拆分原先的单片设计，最简单的方法可能是从模块层面入手，确定拆分的位置。但各层级的布线资源对布线性能有着显著的影响。某些分区的布线性能会优于其他分区。
还有更多需要验证的内容
验证工作从早期阶段就开始了，其范围远不止布线性能。“首先要进行结构材料分析，例如 RDL 堆叠要求、材料堆叠及其特性，”日月光集团高级总监曹立宏表示，“然后，目标是进行预分析，包括布局规划、翘曲分析和电学仿真。”
新思科技 SoC 工程高级工程师 Satya Karimajji 对此表示赞同。“你可以关注架构层面：功耗是多少？热通量是多少？我们可以预期采用哪些散热方法？评估芯片级的热完整性也很有帮助。我们可以通过优化所用材料、模块布局、堆叠方式等来改进散热设计。”
但这不仅仅关乎芯片本身，还应包括多层机械封装。 “另一个层面是封装，也就是封装体和PCB所在的位置，以及空气流动——或者液冷，或者我们采用的任何散热管理方式，”Nikoukary补充道。
由于这些额外的考量远远超出了功能验证的范畴，因此该流程需要多物理场工具。这些考量过去都是单独处理的，现在它们已成为整个芯片设计流程的一部分。
无论是由于更高的集成度还是单片解耦，各个芯片都将像以前一样拥有各自的设计团队。只是在确定更高层架构之前，它们的规格无法确定。设计团队可以独立地开发各自的芯片或芯片组，但集成商必须将这些单独的设计整合起来，确保它们能够协同工作。
集成团队的任务不仅包括验证功能，还包括验证信号完整性、电源完整性、抗翘曲等物理特性的鲁棒性以及整体散热性能。这些验证之前已经通过估算完成。现在需要进行最终验证，以确认设计结果。
电源涌入
互连层的增加也为更精细的电源传输和信号质量方案提供了可能。过去，电压调节仅限于系统级，通过导线将电源输送到电路板；而现在，电压调节正尽可能地靠近芯片，包括将电压调节器置于封装内部。它们可以安装在基板或中介层上。
使用去耦电容（去电容）来缓冲电压波动，也能提高信号完整性。在较早的单芯片中，这些去电容通常位于PCB上靠近调节器和芯片的位置（可能采用小型片上金属-氧化物-金属 (MOM) 或金属-绝缘体-金属 (MIM) 电容）。在先进的封装中，这些去电容可以移至封装下方、基板上或中介层上。新技术也使得它们能够集成到基板或中介层的核心层中。
换句话说，这些互连层级——芯片、堆叠层、中介层、基板、PCB——都为将电源和去电容电路更靠近芯片提供了机会。目前通常不会在所有五个层级都采用这种设计，但未来为了进一步提升性能极限，这种可能性依然存在。
多年发展的成果
与其说这是一次革命性的变革，不如说这是一个回顾过去、审视多年渐进式改进成果的机会。每一次改进都带来了各自的挑战。然而，综合来看，我们处理简单、传统的芯片和新型复杂芯片的方式截然不同。
这种五层结构或许会影响我们日常开发新芯片的决策，也或许不会。但至少，它让我们对芯片的灵活性和复杂性增长的程度有了更清晰的认识。这种思考方式在架构层面尤为重要，因为在架构层面，所有层级都可能发挥作用。
https://semiengineering.com/an-explosion-in-interconnect-complexity/
（来源：编译自semiengineering）
*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。
今天是《半导体行业观察》为您分享的第4296期内容，欢迎关注。
加星标⭐️第一时间看推送
求推荐